555 Timer IC jedna je od najčešće korištenih IC među studentima i hobistima. Postoji mnogo aplikacija ovog IC-a, koji se uglavnom koriste kao vibratori poput ASTABILNOG MULTIVIBRATORA, MONOSTABILNOG MULTIVIBRATORA I BISTABILNOG MULTIVIBRATORA. Ovdje možete pronaći neke sklopove bazirane na 5555 IC. Ovaj vodič obuhvaća različite aspekte 555 Timer IC i detaljno objašnjava njegov rad. Dakle, najprije shvatimo što su to stabilni, monostabilni i bistabilni vibratori.
POSTOLJNI MULTIVIBRATOR
To znači da na izlazu neće biti stabilne razine. Dakle, izlaz će se njihati između visokog i niskog. Ovaj karakter nestabilnog izlaza koristi se kao izlaz sata ili kvadratnog vala za mnoge primjene.
MONOSTABILNI MULTIVIBRATOR
To znači da će postojati jedno stabilno i jedno nestabilno stanje. Korisnik stabilno stanje može odabrati visoko ili nisko. Ako je stabilni izlaz odabran visok, tada tajmer uvijek pokušava staviti visoki izlaz na izlaz. Dakle, kada je dan prekid, tajmer se kratko vrijeme smanjuje, a budući da je nisko stanje nestabilno, nakon tog vremena prelazi u visoko. Ako je stabilno stanje odabrano nisko, s prekidom izlaz na kratko vrijeme postaje visok prije nego što padne na nisko.
POKRETNI MULTIVIBRATOR
To znači da su oba izlazna stanja stabilna. Sa svakim prekidom izlaz se mijenja i ostaje tamo. Na primjer, izlaz se sada smatra visokim, a prekid pada, a ostaje nizak. Do sljedećeg prekida ide visoko.
Važne karakteristike 555 Timer IC
NE555 IC je 8-pinski uređaj. Važne električne karakteristike tajmera su da ne smije raditi preko 15V, što znači da napon izvora ne može biti veći od 15v. Drugo, iz čipa ne možemo izvući više od 100 mA. Ako ih se ne pridržava, IC bi bio izgoren i oštećen.
Objašnjenje u radu
Tajmer se u osnovi sastoji od dva primarna gradivna bloka i to su:
1. Komparatori (dva) ili dva optička pojačala
2. Jedan SR flip-flop (postavi resetiranje flip-flop)
Kao što je prikazano na gornjoj slici, u tajmeru postoje samo dvije važne komponente, a to su komparator i flip-flop. Shvatimo što su usporednici i japanke.
Usporednici: komparator je jednostavno uređaj koji uspoređuje napone na ulaznim stezaljkama (invertirajuće (- VE) i neinvertirajuće (+ VE) stezaljke). Dakle, ovisno o razlici pozitivnog i negativnog terminala na ulaznom priključku, određuje se izlaz komparatora.
Na primjer, uzmite u obzir pozitivan napon ulaznog priključka + 5V i negativni napon ulaznog priključka + 3V. Razlika je u tome što je 5-3 = + 2v. Budući da je razlika pozitivna, na izlazu usporednika dobivamo pozitivni vršni napon.
Za drugi primjer, ako je pozitivni napon na priključku + 3V, a negativni napon na priključku + 5V. Razlika je + 3- + 5 = -2V, budući da je razlika ulaznog napona negativna. Izlaz komparatora bit će negativni vršni napon.
Ako za primjer, pozitivni ulazni terminal smatrajte INPUT-om, a negativni ulazni terminal REFERENCOM kao što je prikazano na gornjoj slici. Dakle, razlika napona između INPUT i REFERNCE je pozitivna, dobivamo pozitivan izlaz iz usporedbe. Ako je razlika negativna, dobit ćemo negativ ili masu na izlazu usporedbe.
Japanka: Japanka je memorijska ćelija, može pohraniti jedan bit podataka. Na slici možemo vidjeti tablicu istine o SR flip-flopu.
Postoje tri stanja flip-flopa za dva ulaza; međutim za ovaj slučaj moramo razumjeti samo dva stanja flip-flopa.
| S | R | P | Q '(Q bar) |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
Kao što je prikazano u tablici, za postavljanje i resetiranje ulaza dobivamo odgovarajuće izlaze. Ako na postavljenom pinu postoji impuls, a pri resetiranju nizak nivo, tada flip-flop pohranjuje vrijednost i stavlja visoku logiku na Q terminal. To se stanje nastavlja sve dok resetirni pin ne dobije puls dok postavljeni pin ima nisku logiku. Ovo resetira flip-flop, tako da izlaz Q postaje nizak i to se stanje nastavlja sve dok se flip-flop ponovo ne postavi.
Na taj način flip-flop pohranjuje jedan bit podataka. Ovdje je još jedna stvar Q i Q traka su uvijek suprotne.
U tajmeru se uspoređuju komparator i flip-flop.
Uzmimo u obzir da se 9V napaja timerom zbog djelitelja napona koji tvori mreža otpornika unutar tajmera kao što je prikazano na blok dijagramu; bit će napona na iglama usporednika. Zbog mreže razdjelnika napona imat ćemo + 6V na negativnom terminalu usporedne mreže. I + 3V na pozitivnom priključku druge usporedbe.
Jedna druga stvar je usporednik, jedan je izlaz povezan na reset pin flip-flopa, tako da izlaz komparatora prelazi visoko od niskog, a zatim će se flip-flop resetirati. A s druge strane, drugi izlaz komparatora povezan je na postavljeni pin flip-flopa, pa ako drugi izlaz komparatora ide visoko od niže, flip-flop postavlja i pohranjuje JEDAN.
Sada ako pažljivo promatramo, za napon manji od + 3V na okidaču (negativni ulaz drugog komparatora), izlaz komparatora spušta se s visokog, kao što je prethodno spomenuto. Ovaj impuls postavlja flip-flop i on pohranjuje vrijednost jedan.
Sada ako primijenimo napon viši od + 6V na pragu (pozitivan ulaz usporednika jedan), izlaz komparatora ide od niskog do visokog. Ovaj impuls resetira flip-flop i flip-flip sprema nulu.
Još se jedna stvar događa tijekom resetiranja flip-flopa, kada se resetira ispušni klin spaja na masu kad se Q1 uključi. Tranzistor Q1 uključuje se jer je Qbar pri resetiranju visok i povezan je s bazom Q1.
U nestabilnoj konfiguraciji ovdje spojeni kondenzator prazni se za to vrijeme, pa će izlaz brojača vremena za to vrijeme biti nizak. U nestabilnoj konfiguraciji vrijeme tijekom punjenja kondenzatora napon pin okidača bit će manji od + 3V, pa će flip-flop spremite jedan i izlaz će biti velik.
U nestabilnoj konfiguraciji kao što je prikazano na slici, Frekvencija izlaznog signala ovisi o RA, RB otpornicima i kondenzatoru C. Jednadžba je dana kao, Frekvencija (F) = 1 / (Vremensko razdoblje) = 1,44 / ((RA + RB * 2) * C).
Ovdje su RA, RB vrijednosti otpora, a C vrijednost kapacitivnosti. Stavljanjem vrijednosti otpora i kapacitivnosti u gornju jednadžbu dobivamo frekvenciju izlaznog kvadratnog vala.
Logičko vrijeme visoke razine dano je kao, TH = 0,693 * (RA + RB) * C
Logičko vrijeme niske razine dato je kao, TL = 0,693 * RB * C
Omjer radne snage izlaznog kvadratnog vala daje se kao, Radni ciklus = (RA + RB) / (RA + 2 * RB).
555 Dijagram i opisi s timer pinom
Kao što je prikazano na slici, postoji osam pinova za 555 Timer IC, naime, 1. Prizemlje.
2.Okidač.
3.izlaz.
4.Reset.
5.Kontrola
6.Praga.
7. Ispuštanje
8. Snaga ili Vcc
Pin 1. Uzemljenje: Ovaj pin nema posebnu funkciju kao nikada. Povezan je sa zemljom kao i obično. Da bi tajmer mogao funkcionirati, ovaj zatik mora i mora biti spojen na masu.
Pin 8. Napajanje ili VCC: Ovaj pin također nema posebnu funkciju. Spojen je na pozitivni napon. Da bi tajmer mogao funkcionirati, ovaj pin mora biti spojen na pozitivni napon u rasponu od + 3,6 do + 15 v.
Pin 4. Resetiranje: Kao što je ranije spomenuto, u čipu timera nalazi se flip-flop. Izlaz flip-flopa izravno kontrolira izlaz čipa na pin3.
Igla za resetiranje izravno je povezana s MR (Master Reset) japanke. Tijekom promatranja možemo uočiti mali krug na MR-u japanke. Ovaj oblačić predstavlja MR (Master Reset) pin aktivan je LOW okidač. To znači da flip-flop za resetiranje napona MR pina mora ići s VISOKOG NA NISKI. Ovim korakom prema dolje logika flip-flop se teško spušta na NISKO. Dakle, izlaz ide NISKO, bez obzira na bilo koje pinove.
Ovaj je pin povezan na VCC kako bi se flip-flop zaustavio od tvrdog resetiranja.
Pin 3. IZLAZ: Ovaj pin također nema posebnu funkciju. Ovaj je pin izveden iz PUSH-PULL konfiguracije koju čine tranzistori.
Konfiguracija push pull-a prikazana je na slici. Osnove dvaju tranzistora spojene su na flip-flop izlaz. Dakle, kada se logička visoka pojavi na izlazu flip-flopa, NPN tranzistor se uključuje i na izlazu se pojavljuje + V1. Kada se logika pojavila na izlazu flip-flopa LOW, PNP tranzistor se uključuje i izlaz spušten na zemlju ili –V1 pojavljuje se na izlazu.
Dakle, kako se push-pull konfiguracija koristi za dobivanje kvadratnog vala na izlazu upravljačkom logikom iz flip-flopa. Glavna svrha ove konfiguracije je vratiti teret s japanke. Pa japanka očito ne može isporučiti 100 mA na izlazu.
Pa do sada smo razgovarali o pinovima koji ne mijenjaju stanje izlaza ni pod kojim uvjetima. Preostala četiri pina su posebna jer određuju izlazno stanje tajmera, o svakom ćemo sada razgovarati.
Pin 5. Kontrolni pin : Kontrolni pin povezan je s negativnim ulaznim pinom usporedbe.
Uzmimo u obzir slučaj da je napon između VCC i GROUND 9v. Zbog razdjelnika napona u čipu, kako je uočeno na slici 3 na stranici 8, napon na upravljačkom pinu bit će VCC * 2/3 (za VCC = 9, napon pina = 9 * 2/3 = 6V).
Funkcija ovog pina daje korisniku izravnu kontrolu nad prvom usporednicom. Kao što je prikazano na gornjoj slici, izlaz usporedbe jedan dovodi se na resetiranje flip-flopa. Na ovaj pin možemo staviti drugačiji napon, recimo ako ga spojimo na + 8v. Sada se događa da napon pin-a THRESHOLD mora doseći + 8V da bi resetirao flip-flop i povukao izlaz prema dolje.
U normalnom slučaju, V-izlaz će se smanjiti kad se kondenzator napuni do 2 / 3VCC (+ 6V za napajanje od 9V). Sad, budući da smo na upravljačkom pinu stavili drugačiji napon (usporednik jedan negativni ili resetirati usporednik).
Kondenzator se treba puniti dok njegov napon ne dosegne napon upravljačkog pina. Zbog ovog punjenja kondenzatora sile, vrijeme uključivanja i isključivanja signala se mijenja. Dakle, izlaz doživljava drugačije uključivanje otkinutog obroka.
Obično se ovaj pin povlači kondenzatorom. Da bi se izbjegle neželjene smetnje buke u radu.
Zatik 2. TRIGGER: Okidački zatik povlači se s negativnog ulaza usporedbe dva. Izlaz za usporedbu dva spojen je na SET pin flip-flopa. S dva visoko izlazna sredstva za usporedbu dobivamo visoki napon na izlazu tajmera. Tako možemo reći da okidač kontrolira izlaz brojača.
Sada ovdje treba primijetiti da nizak napon na zatiču okidača forsira izlazni napon visok, budući da je na invertirajućem ulazu druge komparatora. Napon na zatiču okidača mora biti ispod VCC * 1/3 (s VCC 9v kako se pretpostavlja, VCC * (1/3) = 9 * (1/3) = 3V). Dakle, napon na zatiču okidača mora pasti ispod 3V (za napajanje od 9v) da bi izlaz tajmera postao visok.
Ako je ovaj zatik spojen na masu, izlaz će uvijek biti visok.
Pin 6. PRAG: Prag napona pina određuje kada će se resetirati flip-flop u tajmeru. Pin praga izvučen je iz pozitivnog ulaza usporednika1.
Ovdje razlika napona između THRESOLD pina i CONTROL pina određuje izlaz komparatora 2 i tako logiku resetiranja. Ako je razlika napona pozitivna, flip-flop se resetira i izlaz pada. Ako je razlika u minusu, logika na SET pinu određuje izlaz.
Ako je upravljački zatik otvoren. Tada će napon jednak ili veći od VCC * (2/3) (tj. 6 V za napajanje od 9 V) resetirati flip-flop. Dakle, izlaz je nizak.
Tako možemo zaključiti da napon pin-a THRESHOLD određuje kada izlaz treba pasti nizak, kada je upravljački pin otvoren.
Pin 7. PRAŽNJENJE: Ovaj pin je izvučen iz otvorenog kolektora tranzistora. Budući da je tranzistor (na kojem je uzet ispusni zatik, Q1) dobio bazu povezanu s Qbarom. Kad god pad izbaci ili se japanka resetira, ispušni klin se povuče na zemlju. Budući da će Qbar biti visok kad je Q nizak, tako se tranzistor Q1 uključuje kao osnova tranzistora.
Ovaj pin obično prazni kondenzator u ASTABILNOJ konfiguraciji, pa je naziv DISCHARGE.